职位&公司对比

职位详情

• 北京
• 1-3年
• 硕士

• VHDL
• Verilog
• FPGA开发
• 芯片设计

职位描述： 1、根据设计规格书直聘，制定ASIC芯片模块级架构和详细设计规格书，完成芯片模块的设计，编写相关开发技术文档； 2、根据芯片的功能与性能要求，在软件或硬件仿真平台上进行芯片的功能与性能测试； 3、模块综合、时序分析与相关IP的集成与测试； 任职要求： 1、 计算机、通信、电子及相关专业，本科及以上学历，应届亦可； 2、 熟练掌握 Verilog/systemverilog/VHDL其中一门语言，能够熟练使用一种仿真工具；熟悉业界主流FPGA芯片、开发流程、工具使用与调试方法；BOSS直聘 3、 具备时序分析与逻辑优化能力； 4、 善于思考、分析与总结，工作积极主动，有良好的沟通协作能力和敬业精神；具备优异的学习能力、踏实努力甚好； 5、 具有英文尤其是专业阅读能力； 6、 具有以下一项或多项经验者尤佳： 1） 熟悉一种或一种以上接口，如:AMBA，DDR，interlaken，PCIe，XAUI、SPI等；熟悉高boss速SERDES 原理、应用； 2） 熟悉通信与网络相关技术，如以太网相关接口、协议，熟悉SDH、OSU/OTN、分组交换、FLEXE、TSN、QOS、MPLS等相关协议，如有上述技术的实际FPGA或芯片实现经历尤佳； 3） 熟悉芯片低功耗设计、逻辑面积优化设计技术、参与过完整的ASIC芯片从设计到流片全设计过程者优先。 能力突出者，待遇可谈，股票/期权可谈