职位&公司对比
职位详情
- 北京
- 5-10年
- 硕士
- PCB设计
- 电路设计
岗位职责: 1. 负责模拟/混合信号电路模块的系统分析和规格定义。 2. 负责模拟电路系统建模、电路设计和仿真验证。 3. 协助版图工程师完成相关模块的版图设计。 4. 制定测试方案,协助测试工程师完成测试。 5. 负责相关模块技术文档的编写。 任职要求: 1 .微电子等相关专业硕士及以上学位,具有模拟或混合信号IC 5年以上设计经验。 2. 熟悉kanzhunOPA、开关电容电路、振荡器、LDO、ADC等模块的设计方法。 3 boss掌握Cadence、Spectre、Hspice、XA、 Calibre等EDA工具。 4. 熟悉系统建模,会使用VerilogA/SystemVerilo直聘g或matlab系统BOSS直聘建模仿真。 5. 以下任一经验者优先:SERDES PHY、DDR3/DDR4 PHY、ADC、PLBOSS直聘L、等设计。
职位详情
- 北京
- 3-5年
- 硕士
- 电路设计
- 芯片设计
- FPGA开发
- Verilog
- 放大器
- ldo
- bandgap
- analog
职kanzhun位描述: 1. 负责深亚微米FPGA芯片所需的模拟和混合信号电路设计开发。 2. 电路包括直聘但不限于Bandgap/LDbossO/OSC/PLL/ADC/IO/DDR/Serdes等。 3. 具体工作内容: (1)参与IP架构制定,撰写设计文档 (2)用Matlab/Verilog/Verilog-A等工具进行系统建模,验证系统方案 (3)电路实现和电路仿真 (4)指导版图工程师完成版图设计和版图后仿真 (5)和产品工程师一起完成IP集成验证和流片 (6)制定IP的测试计划,并在流片后配合测试部门完成IP测试工作 任职要求: 1.硕士或以上学历,电子工程学或微电子学专业毕业; 2.有强烈学习新知识新技能的愿望和优秀的学习能力; 3. 熟悉模拟和混合信号IC电路(Bandgap/LDO/OSC/PLL/ADC/IO/Serdes)的设计和仿真; 4. 熟悉CMOS工艺模拟集成电路设计、流片和测试流程,有流片和测试经验者优先; 5. 熟练Cadence Virtuoso和Spectre、Hspice等设计软件; 6. 熟悉Layout Guide,能指导版图工程师进行电路版图设计; 7. 具有深亚微米电路设计经验; 8. 有良好的英语沟通能力,良好的团队合作。
技能解析
- 测试方案
- EDA工具
- 完成测试
- 系统分析
- 模拟电路
- 技术文档
- 电路设计
- 设计经验
- 系统建模
数据来自CSL职业科学研究室
技能解析
- 等设计软件
- 设计文档
- FPGA
- 测试工作
- 设计开发
- 设计软件
- 英语沟通能力
- 电子工程
- 集成电路
- 团队合作
- 配合测试
- 良好的英语
- 沟通能力
- 英语沟通
- 学习能力
- 电路设计
- 设计经验
- 系统建模
数据来自CSL职业科学研究室
工作时间
工作时间
公司福利
- 五险一金
- 补充医疗保险
- 定期体检
- 年终奖
- 节日福利
公司福利
- 生日福利
- 节日福利
- 有无线网
- 团建聚餐
- 零食下午茶
- 餐补
- 员工旅游
- 带薪年假
- 股票期权
- 保底工资
- 绩效奖金
- 年终奖
- 定期体检
- 补充医疗保险
- 五险一金