职位&公司对比

职位详情

• 北京
• 3-5年
• 硕士

• ARM/X86
• 华为
• 开芯院
• Verilog
• RISC-V
• 接受无数字前端设计师经验
• Verilog/System Verilog

职位描述 1.RISC-V simulator 开发； 2. RISC-V RTL开发验证； 3.CPU功能boss性能测试. boss 1.硕士及以上学历，计算机、电子、通信及相关专业; 2.有5年以上RISC-V, ARM CPU 微架构设计、开发、测试经验领导过front end, back end, memory block,cache一致性等多个领域的研发工作; 3.有Chisel开发经验者优先; kanzhun4.良好的英文书面和口语表达, 5.较强的沟通与团队协作能力,