职位&公司对比
职位详情
- 北京
- 3-5年
- 硕士
- FPGA
- 电路设计
- 系统集成
岗位职责： 1、从事来自BOSS直聘处理BOSS直聘器/SOC芯片设计； 2、负责SoC模块的RTL设计boss、实现、仿真、及验证； 3、配合验证人员制定验证kanzhun方案，完成验证； 4、配合FPGA调试问题； 岗位要求： 1. 计算机体系结构、微电子等相关专业本科及以上； 2. 精通Ver来自BOSS直聘ilog设计语言，有项目经验者优先； 3. 熟悉Synopsys/cadence设计流程；
职位详情
- 北京
- 不限
- 硕士
- 1-3年数字前端设计经验
- FPGA
- 英文读写能力
- 量产经验
- Verilog/System Verilog
- Perl
- 有数字前端设计师经验
- ASIC
- VHDL
- 5年以上数字前端设计经验
- 3-5年数字前端设计经验
- 成功流片经验
- Python
岗位职责： 1、负责需求分解和RTL实现落地； 2、分析面积、功耗和性能并优化落地实现。 3、从事数kanzhun字IC设计工作。 任职要求：掌握verilog vhdl 使用BOSS直聘过vcs spyglass verdi等工具 岗位福利：面议 教育背景：硕士及以上
技能解析
专有技能
- 设计流程
- FPGA
数据来自CSL职业科学研究室
技能解析
专有技能
- 设计工作
数据来自CSL职业科学研究室
工作时间
上午9:00 - 下午7:00
双休 、 弹性工作
推荐对比
更新于 2025-05-09
电子营业执照
京公网安备11010502032801