职位&公司对比
职位详情
- 北京
- 不限
- 本科
- Verilog
- VHDL
- C语言
1. 岗位职责： （1） 负责FPGA架构设计、代码编写、模块设计及仿真 （2） 承担FPGA选型评估，硬件调试 （3） 负责网络流量采集处理，进行网络流量算法FGGA设计、实现和验证 （4） 配合解决生产、市场反馈问题和故障 （5） 循开发流程，积极推动项目按时完成 2. 任职要求： （1） 计算机相关专业，本科及以上学历，具有2年以上FGPA开发boss经验，能够独立完成项目开发工作 （2） 精通altera，xilinx的FPGA应用 （3） 熟练掌握FGPA编程，熟悉VHDL、Verlog语言 （4） 具备较直聘强的学习能力，拥有团队合作精神和直聘良好的沟通能力，做事踏实，责任心、抗直聘压能力强
职位详情
- 北京
- 不限
- 本科
- Verilog
- VHDL
- FPGA开发/验证经验
- FPGA
职位职责： 1) 负责FPGAkanzhun固件程序开发。 2) 负责整机分系统间联调。 3) 编写设计说明文档、接口文档、调试记录。 4) 领导交办BOSS直聘的其他事项。 教育程度： 1) 本科及以上。 技 能： 1直聘) 精通Verilog 或 VHDL 语言设计，三年FPGA开发经验以上。 2) 熟悉常用数字接口协议。 3) 有FPGA平台开发经验。 4) 有通信相关（雷达、毫米波）领域开发经验优先考虑。 5) 愿意学来自BOSS直聘习探直聘索新的技术领域。 6) 产品调试期间接受密云出差。
技能解析
专有技能
- 团队合作精神
- 架构设计
- 开发流程
- 团队合作
- 模块设计
- 代码编写
- 较强的学习
- 沟通能力
- 合作精神
- 学习能力
- 好的沟通
- 开发工作
相同技能
- FPGA
- 开发经验
数据来自CSL职业科学研究室
技能解析
专有技能
- FPGA开发
- 程序开发
- 说明文档
- 设计说明
相同技能
- FPGA
- 开发经验
数据来自CSL职业科学研究室
工作时间
上午08:30 - 下午05:00
双休 、 偶尔加班
工作时间
上午8:30 - 下午5:30
双休 、 弹性工作
公司福利
- 定期体检
- 加班补助
- 带薪年假
- 餐补
- 包吃
- 节日福利
公司福利
- 五险一金
- 补充医疗保险
- 定期体检
- 年终奖
- 带薪年假
- 员工旅游
- 餐补
- 通讯补贴
- 交通补助
- 节日福利
- 住房补贴
- 零食下午茶
推荐对比
更新于 2025-05-13
电子营业执照
京公网安备11010502032801