职位&公司对比

职位详情

  • 北京
  • 3-5年
  • 硕士
  • FPGA
  • 电路设计
  • 系统集成

岗位职责: 1kanzhun、从事处理器/SOC片设计; 2、负责SoC模块的RTL设计、实现、仿真、及验证; 3、配合验证人员制定验证方案,完成kanzhun验证; 4、配合FPGA调试问题; 岗位要求: 1. 计算机体系结构、微电子等相关专业本科及以上; 2. 精通Verilog设计语言,有项目经验者优先; 3. 熟悉Synopsysboss/直聘cadence设计流程;

职位详情

  • 北京
  • 不限
  • 本科
  • 有数字前端设计师经验
  • 1年以内数字前端设计经验
  • 1-3年数字前端设计经验
  • 3-5年数字前端设计经验
  • 5年以上数字前端设计经验
  • FPGA
  • SoC

1、根据芯片总体设计要求进行IP模块前端详细设计,SOC Integration; 2、根据模块规格要求,与软件确定软硬件划分,完成数字电路模块RTL设计,以及电路综合、时序检查 (Timing Check); 3、协助验证人员完成EDA验证, FPGA和EMU验证工作; 4、模块级功耗,面积,性能分析; 5、给后端设计提供必要的支持。在后端设计完成后进行后仿 (Post Layout Simulation); 6、参与芯片测试和调试。 职位要求 1、电子、微电子,计算机等相关专业本科5kanzhun直聘,硕士研究生或以上3年工作经验; 2、数字集成电路前端RTL设计相关经验;熟悉Verilog/SystemVerilog等编程工具; 3、熟悉数字IC设计流程,熟练掌握Synopsys/Cadence/Mkanzhunentor等EDA工具; 4、有SOC芯片相关经验优先; 5、了解DV/SV/UVM验证方法学; 熟练使用Linux/Unix操作系统,熟悉Tcl/Perl/Python等Scripts语言; 6、工作认真负责,具备较好的沟通、学习能力,较强的英文读写能力,以及较好的团队协作精神。

技能解析

相同技能
  • 设计流程
  • FPGA

数据来自CSL职业科学研究室

技能解析

专有技能
  • 团队协作精
  • 数字电路
  • 性能分析
  • EDA工具
  • 较好的沟通
  • 英文读写能力
  • 集成电路
  • 验证工作
  • 团队协作精神
  • 协作精神
  • 团队协作
  • 好的沟通
  • 学习能力
  • 设计相关
  • 验证方法学
  • 读写能力
相同技能
  • 设计流程
  • FPGA

数据来自CSL职业科学研究室

工作时间

上午9:00   -   下午7:00
双休弹性工作

工作时间

上午10:30   -   下午07:00

公司福利

  • 五险一金
  • 补充医疗保险
  • 家庭关爱假
  • 免费健身设施
  • 年度体检
  • 节日礼品
  • 就近租房补贴
  • 餐饮及下午茶
  • 弹性工作制
更新于 2025-05-13