职位&公司对比
职位详情
- 上海
- 3-5年
- 本科
- 接受无数字后端工程师经验
职位描述： 负责RTL/Netlist验收和质量检查（LINT，CDC，RDC，Fobossrmal等）；负责时序约束文件（SDC）的制定以及timing signoff；3、负责ASIC后端设计实现包括：synthesis/Floorplan / Placement / CTS / Routing / STA/Physical Verification； 4、负责功耗分析、电源完整性分析； 5、参与Perl/TCL/Shell后端设计脚本开发以及公司数字中后端设计流程的维护和完善； 6、与工艺厂及IP厂家沟通，负责设计前的准备工作及流片前数据确认.任职要求：电子科学与技术，微电子，集成电路工程类等相关专业本科及以上学历；熟练掌握 LIbossNT/CDC/RDC/Formal/Synthesis/STA等中端设计流程；熟练使用Synopsys 或Cadence相关EDA 工具软件boss，如 nlint/spyglass/DC/PT/Formality 等4、了解Place & Route、功耗分析、形式验证等整个数字IC后端设计流程者优先； 5、来自BOSS直聘拥有低功耗设计的经验，EM-IR drop分析，根据直聘power分析修正设计，熟悉UPF/CPF优先； 6、熟练使用Tcl，Perl，Python等脚本建立自动化流程者优先；7、了解使用主流的芯片数字设计工具者优先，例如Genus, ICC/ICC2，EDI/INNOVUS，QRC, Calibre, voltus等；8、具备SoC及IP的流片经验者优先； 9、良好的团队合作精神，认真负责的工作态度，有很好的主观能动性和沟通能力
职位详情
- 上海
- 3-5年
- 本科
- 有数字后端工程师经验
- 3-5年数字后端工程师经验
- 5年以上数字后端工程师经验
- 成功流片经验
- 后端EDA工具
- 低功耗设计经验
- Python
- Perl
- CPU
- GPU
- 7nm以下
- Design Compiler
- IC Compiler
岗位核心职责 1、主导芯片后端全流程开发直聘，完成从网表（Netlist）到版图（GDS）的物理设计实现，包括逻辑综合、布局规划、时钟树优化及全局布线等核心环节 2、完成时序收敛与验证，主导静态时序分析（STA）、功耗分析及信号完整性（SI）优化，确保芯片性能达kanzhun标。 3、负责物理验证（DRC/LVS）及可制造性设计（DFM）分析，解决布线拥塞、噪声干扰等复杂问题13。 4、开发自动化脚本（Tcl/Shell）优化设计流程，提升EDA工具（如Design Compiler/PrimeTime）使用效率。 5协同前端设计团队完成约束条件确认，优化芯片面积与功耗指标。 基础任职要求： 1、电子工程、计算机科学、微电子等相关专业本科及以上学历；精通物理设计全流程方法论，包boss括布局布线、时序BOSS直聘分析及物理验证等关键技术节点； 2、熟练掌握Linux操作系统及EDA工具链（如Synopsys/Cadence物理设计工具组）； 3、具备脚本编程能力，能独立完成流程自动化开发。 4、加分项 具备7nm及以下先进工艺节点项目经验，熟悉FinFET器件特性与工艺规则23；有量产级芯片交付经验，熟悉封装协同设计及良率提升策略
技能解析
- ASIC
- 科学与技术
- 团队合作精神
- 沟通能力
- 质量检查
- 合作精神
- 工具软件
- 集成电路
- 准备工作
- 团队合作
- 设计流程
数据来自CSL职业科学研究室
技能解析
- EDA工具
- 关键技术
- 信号完整性
- 电子工程
- 优化设计
- 编程能力
- 设计流程
数据来自CSL职业科学研究室
工作时间
公司福利
- 零食下午茶
- 餐补
- 员工旅游
- 带薪年假
- 股票期权
- 年终奖
- 定期体检
- 补充医疗保险
- 五险一金
公司福利
- 五险一金
- 定期体检
- 全勤奖
- 年终奖
- 节日福利
备注
职位发布者未明确表明公司信息，具体可咨询职位发布人进行确认。
电子营业执照
京公网安备11010502032801