职位&公司对比
职位详情
- 苏州
- 5-10年
- 本科
- 电子半导体
- 电路设计
- 芯片设计
- FPGA开发
- PCB工艺
- DSP开发
- 单片机开发
- 版图设计工程师
职责描述： 1、参与基于工艺节点(110nm、55nbossm、28nm、14nm)的数模混合电路、MCU、DSP等先进芯片的研发、流片； 1、数字后端pr 2、DC综合，进行时序约束 3、物理版图验证，包括DRC LVS ANT 4、分析和优化IR drop，以及对整个chip的全局把控，面积优化 5kanzhun、应用Prime Time进行静态时序分析，修复setup、hold 时序违例 6、进行Formality对比检查 任职要求： 1. 大学本科以上，电子、通信、计算机、自控/自动化类或相关专业。 2. 两年以上数字/SoC集成电路版图设计工作经验, 熟练掌握集成电路版图P&R技巧，对数字集成电路后端理解深刻，能够独立完成集成电路版图设计。优秀应届毕业生亦可考虑。 3. 熟悉和熟练掌握Linux/Unix等操作系统。 4. 能熟练使用 Cadenkanzhunce/Synopsys 等EDA芯片版图设计工具。 5. 熟悉模拟芯片和数字芯片的设计流程，对工艺制程有一定了解。 6. 熟悉CTG，Timing Check/Timing Close等流程，了解Constraint File。 7. 熟悉 Gkanzhunuard Ring， Interdigitation Matching 等布图方法。 8. 了解ECO流程，能独立完成 DRC， LVS；知道如何辨别DRC error。 9. 具有很好的沟通能力及优良的团队精神。 10. 思路清晰，逻辑能力强；
职位详情
- 苏州
- 1-3年
- 不限
- 有数字后端工程师经验
- 3-5年数字后端工程师经验
- 16nm-7nm
- 低功耗设计经验
- TCL
岗位职责： 设计和开发数字电路后端实现方案，包括RTL设计、逻辑综合、时序分析、物理设计和布局布线。 进行数字电路实现过程中的时序约束开发和验证，确保设计符合功能、性能和功耗要求。 确保实现的数字电路满足物理设计规则，如DRC、LVS，EMIR和可靠性规则等。 参与验证和确认数字电路的功能正确性LEC和可靠性。 协作工作，与团队中的RTL设计工程师、物理设计工程师和验证工程师一起确保设计的准确性和成功交付。 岗位要求： 本科或以上学位，计算机工程、电子BOSS直聘工程或相关领域。 2年以直聘上数字电路后端设计经验。 熟悉Verilog和System Verilog RTL设计语言和流程。 熟练掌握数字电路后端实现工具，如DC、ICC2、Innovus、PrimeTime等。 有经验处理数字电路的时序分析和约束开发。 了解物理设计和布局布线的基kanzhun础知识。 了解DFT的基础知识和设计要求。 掌握脚本工具（如Tcl，Perl）的经验。 有FPGA，高速接口设计（例如DDR，PCIe，Ethernet，Serdes）优先。 有良好的团队合作和沟通能力，能够与团队中的其他工程师协作。 具有解决问题和寻找创新解决方案的能力。 具有良好的英语口语和写作能力，能够与海外同事合作。
技能解析
- 设计流程
- 分析和优化
- 设计工作
- 设计工作经验
- 好的沟通
- 集成电路
- 团队精神
- 逻辑能力
- 逻辑能力强
- 沟通能力
数据来自CSL职业科学研究室
技能解析
- 写作能力
- 设计经验
- 解决方案
- 数字电路
- 设计工程
- 良好的英语
- FPGA
- 解决问题
- 电子工程
- 英语口语
- 团队合作
- 沟通能力
数据来自CSL职业科学研究室
工作时间
工作时间
公司福利
- 节日福利
- 带薪年假
- 股票期权
- 年终奖
- 五险一金
公司福利
- 交通补助
- 节日福利
- 通讯补贴
- 团建聚餐
- 零食下午茶
- 餐补
- 带薪年假
- 节假日加班费
- 股票期权
- 年终奖
- 定期体检
- 意外险
- 补充医疗保险
- 五险一金
电子营业执照
京公网安备11010502032801