职位&公司对比
职位详情
- 苏州
- 5-10年
- 本科
- 电子半导体
- 电路设计
- 芯片设计
- FPGA开发
- PCB工艺
- DSP开发
- 单片机开发
- 版图设计工程师
职责描述： 1、参与基于工艺节点(110nm、55nm、28nm来自BOSS直聘、14nm)的数模混合电路、MCU、DSP等先进芯片的研发、流片； 1、数字后端pr 2、DC综合，进行时序约束 3、kanzhun物理版图验证，包括DRC LVS ANT 4、分析和优化IR drop，以及对整个chip的全局把控，面积优化 5、应用Prime Time进行静态时序分析，修复setup、hold 时序违例 6、进行Formality对比检查 任职要求： 1. 大学本科以上，电子、通信、计算机、自控/自动化类或相关专业。 2. 两年以上数字/SoC集成电路版图设计工作经验,来自BOSS直聘 熟练掌握集成电路版图P&R技巧，对数字集成电路后端理解深刻，能够独立完成集成电路版图设计。优秀应届毕业生亦可考虑。 3. 熟悉和熟练掌握Linux/Unix等操作系统。 4. 能熟练使用 Cadence/Synopsys 等EDA芯片版图设计工具。 5. 熟悉模拟芯片和数字芯片的设计流程，对工艺制程有一定了解。 6. 熟悉CTG，Timing Check/Timing Close等流程，了解Constraint File。 7. 熟悉 Guard Ring， Interdigitation Matching 等布图方法。 8. 了解ECO流程，能独立完成 DRC， LVS；知道如何辨别DRC erBOSS直聘ror。 9.boss 具有很好的沟通能力及优良的团队精神。 10. 思路清晰，逻辑能力强；
职位详情
- 苏州
- 3-5年
- 本科
- 芯片设计
- Calibre
- STA
- floorplan
工作职责： 1. 负责芯片模块级物理实现，包括布图布局，时钟树设计和绕线，解决模块的时序，拥塞等后端实现问题; 2. 参与评估和优化芯片的面积，性能，功耗和物理可实现性; 3. 参与开发和完善直聘物理实现的环境和流程。 任职资格： 1. 芯片级STA signoff,包括参数提取，标准制定，si分析，时序把关与修复； 2. 芯片级EMIR，功耗分析。包括标准制定，violation修复等； 3. 芯片级PV，物理版图修改与验证，包括ERC,DRC,LVS,PERC,DFM等； 4. TOP实现，包括top partition，bump assign，RDL routing，ESD，IO place，SSO检查，CTS等； 5. 复杂block实现，比如CPU，DDR，PCIE等。 以上五项至少满足一项。 经来自BOSS直聘验要求： 1. 五年以上芯片后端工作经验，至少负责过1个项目的全芯片级STA，PV或PAboss工作； 2. 有主流F来自BOSS直聘oundry厂家(TSMC,Samsung,GlobalFoundry.UMC,SMIC)的12nm及以下的工艺节点流片经验。
技能解析
- 设计流程
- 沟通能力
- 分析和优化
- 设计工作
- 设计工作经验
- 好的沟通
- 集成电路
- 团队精神
- 逻辑能力
- 逻辑能力强
数据来自CSL职业科学研究室
技能解析
- PCIE
数据来自CSL职业科学研究室
工作时间
工作时间
公司福利
- 节日福利
- 带薪年假
- 股票期权
- 年终奖
- 五险一金
公司福利
- 五险一金
- 定期体检
- 年终奖
- 股票期权
- 带薪年假
- 员工旅游
- 节日福利
电子营业执照
京公网安备11010502032801