职位&公司对比

招聘中

数字IC设计工程师

-K·薪
  • 半导体/芯片
  • 已上市
招聘中
  • 通信/网络设备
  • 未融资

职位详情

  • 深圳
  • 3-5年
  • 硕士
  • 有数字前端设计师经验
  • 3-5年数字前端设计经验
  • FPGA
  • ASIC
  • SoC
  • 数模混合芯片
  • 高速接口
  • ARM
  • x86
  • 高速总线协议
  • 数字后端设计
  • 成功流片经验
  • 量产经验
  • Verilog/System Verilog
  • 数字IC设计

1. 参与产品定义,以及产品可行性评估,必要时访问客户以确保boss产品定义的准确性。 2. 负责数字模块的设计与仿真验证,系统整合,FPGA综合; 3. 负责时序约束文件和CTS Spec。负责STA和Corner结果分析debug 4. 负责制定测试案,协助测试工程师完成芯片测试工作; 5. 负责攥写设直聘计及测试文档。 岗位要求: 1、硕士3年左右相关经验; 2、有扎实的数字电路基础知识,具备一定的结构,算法设计能力,熟悉数字电路IC设计流程; 3、熟悉Verilog设计及仿kanzhun真综合等EDA工具,熟悉Perl,Shell,Tcl脚本; 4、参与数字模块或SoC芯片设计开发,有实际流片者优先,具备mcu设计经验者优先boss

职位详情

  • 深圳
  • 1-3年
  • 硕士
  • 日结
  • 有线网络
  • 数字前端

kanzhun位职责: 1. 负责以太网,Switch,Frame Engine相关芯片的RTL编码及bug修复; 2. 负责输boss出详细设计文档; 3. 支持FPGA原型验证,协助数boss字IC验证完成IP交付; 4. 参与综合和lint/cdc检查和初步验证; 5. 协助后端团队完成P&R和模块的时序收敛。 任职要求: 1. 硕士及以上,微电子、集成电路设计等相关专业; 2. 熟悉数字IC设计流程,1-直聘3年芯片前端设计经验; 3. 网络通信类IC开发背景,有网络转发芯片设计经验; 4. 精通Verilog语言,熟悉数字验证流程,可独立完成模块自测; 5. 熟练掌握vcs、verdi、spyglass等设计EDA工kanzhun具。

技能解析

专有技能
  • 测试方案
  • 可行性评估
  • 数字电路
  • 设计能力
  • 测试工作
  • 算法设计
  • 设计开发
相同技能
  • 设计经验
  • 设计流程
  • EDA工具
  • FPGA

数据来自CSL职业科学研究室

技能解析

专有技能
  • 详细设计文档
  • 电路设计
  • 设计文档
  • 集成电路
  • 网络通信
相同技能
  • 设计经验
  • 设计流程
  • EDA工具
  • FPGA

数据来自CSL职业科学研究室

工作时间

上午08:30   -   下午06:00
双休偶尔加班

工作时间

上午08:30   -   下午06:00

公司福利

  • 零食下午茶
  • 节日福利
  • 餐补
  • 员工旅游
  • 带薪年假
  • 股票期权
  • 年终奖
  • 定期体检
  • 补充医疗保险
  • 五险一金

公司福利

  • 生日福利
  • 节日福利
  • 免费班车
  • 团建聚餐
  • 零食下午茶
  • 员工旅游
  • 带薪年假
  • 绩效奖金
  • 年终奖
  • 定期体检
  • 五险一金
更新于 2025-05-12