职位&公司对比
职位详情
- 深圳
- 3-5年
- 硕士
- 有数字前端设计师经验
- 3-5年数字前端设计经验
- FPGA
- ASIC
- SoC
- 数模混合芯片
- 高速接口
- ARM
- x86
- 高速总线协议
- 数字后端设计
- 成功流片经验
- 量产经验
- Verilog/System Verilog
- 数字IC设计
1. 参与产品定义，以及产品可行性评估，来自BOSS直聘必要时访问客户以确保产kanzhun品定义的准确性。 2. 负责数字模块的设计与仿真验证，系统整合，FPGA综合； 3. 负责时序约束文件和CTS SBOSS直聘pec。负责STA和Corner结果分析debug 4. 负责制定测试方案，协助测试工程师完成芯片测试工作； 5. 负责攥写设计及测试文档。 岗位要求： 1、硕士3年左右相关经验； 2、有扎实的数字电路基础知识，具备一定的结构，算法设计能力，熟悉数字电路IC设计流程； 3、熟悉Verilog设计及仿真综合等EDA工具，熟悉Perl,Shell,Tcl脚本； 4、参与数字模块或SoC芯片设计开发，有实际流片者优先，具备mcu设计经验者优先。
职位详情
- 深圳
- 3-5年
- 本科
- 电路设计
- 芯片设计
- FPGA开发
- Verilog
职位描述 1、负责数据中心内ASIC芯片的微架构设计、RTL设计和集成； 2、支持AI加速芯片的Power/Performance/Area优化和设计流程优kanzhun化； 3、直聘支持AI加速芯片的验证和其他开发。 职位要求 1、微电子、计算机等相关专业本科及以上学历，3年及以上IC设计经验； 2、对芯片前端设计有深入理解，有坚实的RTL设计基础，精通Verilog等硬件设计语言 有主动学习、深入分析和解决问题的能力、自我驱动力。 以下为加分项： 1、熟悉ASBOSS直聘IC芯片的前端设计，有过16nm或更先进工艺流片或量产经验； 2、深入理解芯片架构和微架构设计，能够设计出满足PPA要求的RTL实现； 3、有CPU/NoC/高性能计算的设计经验； 4、了解DDR/PCIE等协议，有相关的IP集成经验； 5、熟悉ASIC实现流程，有综合/FV/CLP/STA等经验； 6、了解主流的AI算法，如：视觉、NLP处理、语音kanzhun等。
技能解析
- 测试方案
- 可行性评估
- 数字电路
- 设计能力
- EDA工具
- FPGA
- 测试工作
- 算法设计
- 设计开发
- 设计经验
- 设计流程
数据来自CSL职业科学研究室
技能解析
- 分析和解决问题的能力
- ASIC
- 解决问题的能力
- 流程优化
- 主动学习
- 解决问题
- 架构设计
- PCIE
- 深入分析
- 分析和解决问题
- 设计经验
- 设计流程
数据来自CSL职业科学研究室
工作时间
公司福利
- 零食下午茶
- 节日福利
- 餐补
- 员工旅游
- 带薪年假
- 股票期权
- 年终奖
- 定期体检
- 补充医疗保险
- 五险一金
公司福利
- 弹性工作制
- 餐饮及下午茶
- 就近租房补贴
- 节日礼品
- 年度体检
- 免费健身设施
- 家庭关爱假
- 补充医疗保险
- 五险一金
备注
职位发布者未明确表明公司信息，具体可咨询职位发布人进行确认。
电子营业执照
京公网安备11010502032801