职位&公司对比
职位详情
- 深圳
- 3-5年
- 硕士
- 有数字前端设计师经验
- 3-5年数字前端设计经验
- FPGA
- ASIC
- SoC
- 数模混合芯片
- 高速接口
- ARM
- x86
- 高速总线协议
- 数字后端设计
- 成功流片经验
- 量产经验
- Verilog/System Verilog
- 数字IC设计
1. 参与产品定义，以boss及产品可行性评估，必要时访问客户以确来自BOSS直聘保产品定义的准确性。 2. 负责数字模块的设计与仿真验证，系统整合，FPGA综合； 3. 负责时序约束文件和CTS Spec。负责STA和Corner结果分析debug 4. 负责制定测试方案，协助测试工程师完成芯片测试工作； 5. 负责攥写设计及测试文档。 岗位要求： 1、硕士3年左右相关经验； 2、有扎实的数字电路基础知识，具备一定的结构，算法设计能力，熟悉数字电路IC设计流程； boss3、熟悉Verilog设计及仿真综合等EDA工具，熟悉Perl,BOSS直聘Shelkanzhunl,Tcl脚本； 4、参与数字模块或SoC芯片设计开发，有实际流片者优先，具备mcu设计经验者优先。
职位详情
- 深圳
- 3-5年
- 硕士
- 电路设计
- 芯片设计
- FPGA开发
- Verilog
- Perl
- Python
- Shell
岗位描述： 负责密码模块IP的规格设计和RTL代码编写，追踪目前最新的密码应用、设计方法和攻击方法以提升产品竞争力。 岗位职责： 1、编写设计规格书及使用手册。 2、数字设计，检查代码风格设计及分析设计时序。 3、协助验证工程师完成验证工作。 4、协助完成FPGA验证及Debug工作。 任职要求： 1、硕士及以上学历，精通Verilog语言，RTL代码设计。 2、熟练掌握数字电路设计流程及方法，对逻辑综合、时序收敛、形式验证等数字前端设计方法有一定了解。 3、熟悉AMBA总线协议，比如AXI/AHB/APB等。 4、熟悉FPGA开发流程。kanzhun 5、熟悉Python、Tcl等脚本语言优先。 6、有密码算法IP、安全模块设计经验者优先。kanzhun 7、工具使用: 熟练使用DC、VCS、Verdi等IC设计前端EDA工具。 8、具有较强的学习能力，熟练来自BOSS直聘阅读及编写英文技术资料。 9、具备主动和团队协作意识。
技能解析
- 测试方案
- 可行性评估
- 设计能力
- 测试工作
- 算法设计
- 设计开发
- 设计流程
- 设计经验
- 数字电路
- EDA工具
- FPGA
数据来自CSL职业科学研究室
技能解析
- 脚本语言
- 数字电路设计
- 开发流程
- 模块设计
- 代码编写
- 较强的学习
- 电路设计
- 协作意识
- 工具使用
- 分析设计
- FPGA开发
- 验证工作
- 团队协作
- 学习能力
- 代码风格
- 团队协作意识
- 风格设计
- 技术资料
- 设计流程
- 设计经验
- 数字电路
- EDA工具
- FPGA
数据来自CSL职业科学研究室
工作时间
工作时间
公司福利
- 零食下午茶
- 节日福利
- 餐补
- 员工旅游
- 带薪年假
- 股票期权
- 年终奖
- 定期体检
- 补充医疗保险
- 五险一金
公司福利
- 节日福利
- 免费工装
- 团建聚餐
- 零食下午茶
- 员工旅游
- 带薪年假
- 夜班补助
- 加班补助
- 股票期权
- 绩效奖金
- 定期体检
- 五险一金
电子营业执照
京公网安备11010502032801