职位&公司对比

职位关闭

数字设计工程师(芯片集成方向)

-K·薪
  • 电子/半导体/集成电路
  • 不需要融资
招聘中

IC设计(民机)

-K·薪
某知名铁路公司

职位详情

  • 西安
  • 3-5年
  • 硕士
  • 芯片设计
  • 电路设计
  • Perl
  • Verilog
  • Python
  • 电子半导体

工作职责: 1.芯片前端设计和集成,和后端工程师协同,完成芯片的signbossoff和tapeout 2.芯片系统端设计功能验证以及仿真 3.芯片算法性能优化; 4.芯片低功耗设计实现。 任职要求: 1.硕士及以上学历,电子、通信、计算机或微电子专业; 2.熟练掌握Verilog,熟悉相关EDA工具; 3.具有扎直聘实的数字芯片设计基础,了解IC设计的开直聘发流程 4.具有较强的学习能力、沟通能力和良好的团队合作精神 5.熟练掌握芯片前端设计工具,包括并不限于直聘DC/PT/LEC/Fomality/Genius等 6.熟悉芯片后端设计流程,能kanzhun够跟后端协同工作,完成芯片的timing signoff和tapeout 7.熟悉至少一种脚本语言(Perl/Python/Tcl) 8.有DFT/Memory Bist开发经验者优先 9.外语水平:CET-4及以上 10.工作经验要求:有2年及以上的相关工作经验

职位详情

  • 西安
  • 不限
  • 硕士
  • Shell
  • Verilog
  • FPGA开发

1、通信与信息工程、电路与系统、微电子系统、集成电路、软件工程等相关专业硕士及以上学历,3年及以来自BOSS直聘上验证经验; 2、掌握可编程逻辑设计与验证流程,能够根据用户需求开发FPGA设计需求,根据设计需求开发HDL代码kanzhun; 3、能够根据需求设计编制验证方案,开发验证代码; 4、熟悉FPGA设BOSS直聘计和验证相干 EDA 工具; 5、精通使用verilog/systemverilog语言,UVBOSS直聘M验证方法学,熟悉 TCL,shell等脚本 6、掌握各类总线接口协议

技能解析

专有技能
  • 脚本语言
  • 团队合作精神
  • EDA工具
  • 沟通能力和
  • CET-4
  • 开发流程
  • 团队合作
  • 较强的学习
  • 外语水平
  • 设计流程
  • 沟通能力
  • 性能优化
  • 开发经验
  • 合作精神
  • 学习能力

    数据来自CSL职业科学研究室

    技能解析

    专有技能
    • 用户需求
    • FPGA
    • 软件工程
    • 编程逻辑
    • 集成电路
    • 验证方法学

      数据来自CSL职业科学研究室

      工作时间

      上午9:00   -   下午6:00
      双休弹性工作

      公司福利

      • 交通补助
      • 生日福利
      • 节日福利
      • 免费班车
      • 免费工装
      • 团建聚餐
      • 零食下午茶
      • 员工旅游
      • 带薪年假
      • 工龄奖
      • 绩效奖金
      • 年终奖
      • 定期体检
      • 意外险
      • 补充医疗保险
      • 五险一金

      备注

      职位发布者未明确表明公司信息,具体可咨询职位发布人进行确认。

      更新于 2025-05-16