职位&公司对比
职位详情
- 西安
- 3-5年
- 硕士
- 芯片设计
- 电路设计
- Perl
- Verilog
- Python
- 电子半导体
工作职责: 1.芯片前端设计和集成,和后端工程师协同,完成芯片的signoff和tapeout 2.芯片系统端设计功能验证以及仿真 3.芯片算法性能优化; 4.芯片低功耗设计实现。 任职要求: 1.硕士及以上kanzhun学历,电子、通信、计算机或微电子专业; 2.熟练掌握Verilog,熟悉相关EDA工具; 3.具有扎实的数字芯片设计基础,了解IC设计的开发流程 4.具有较强的学习能力、沟通能力和良好的团队合作精kanzhun神 5.熟练掌握芯片前端设计工具,包括并不限于DC/PT/LEC/Fomality/Genius等 6.熟悉芯片后端设计流程,能够跟后端协同工作,完成芯片的timing signoff和tapeout 7.熟悉至少一种脚本语言(Perl/Python/Tcl) 8.有DFT/Memory Bist开发经BOSS直聘验者优先 9.外语水平:CET-4及以上 10.kanzhun工作经验BOSS直聘要求:有2年及以上的相关工作经验
职位详情
- 西安
- 3-5年
- 硕士
- Verilog
- FPGA开发
- 电路设计
岗位职责:1、根据需求,进行处理器微架构设计,量BOSS直聘化分析以及优化(如内核设计、存储子系统设计、SOC 偏上总线设计等); 2、负责集成电路系统或模块级电路设计及实现,模块验证; 3、协助进行系统级联调与验证; 4、协助产品交付平台的搭建及验证; 来自BOSS直聘5、负责所负责电路的性能kanzhun、功耗、面积进行评估; 6、负责所设计模块的架构手册和数据手册的编写; 7、熟悉常用软件版本管理工具如 Git 等,具备常用工作自动化脚本的编写能力 任职要求:1、硕士及以上学历,计算机,微电子等相关专业毕业,3年以上处理器设计相关经验; 2、掌握计算机体系结构知识,熟悉常用量化评估处理器性能的方法; 3、掌握RISC-V等处理器架构和设计,熟悉DDR/PCIEBOSS直聘等协议和设计,有过IP集成经验优先; 4、掌握Chisel/Verilog等硬件描述语言,有扎实的RTL coding能力和设计经验; 5、掌握IC开发流程,熟练使用基本的前端EDA工具; 5、熟悉编译技术和操作系统相关原理,具备编写相关测试用例的能力; 6、熟悉芯片从规格到量产的实现流程,熟悉芯片的物理和电气特性; 7、具备良好的中英文沟通和文字书写能力,善于团队协作。
技能解析
- 脚本语言
- 团队合作精神
- 沟通能力和
- CET-4
- 团队合作
- 较强的学习
- 外语水平
- 设计流程
- 沟通能力
- 性能优化
- 开发经验
- 合作精神
- 学习能力
- EDA工具
- 开发流程
数据来自CSL职业科学研究室
技能解析
- 设计经验
- 测试用例
- 文字书写
- 管理工具
- 架构设计
- PCIE
- 集成电路
- 版本管理
- 电路设计
- 书写能力
- 团队协作
- 善于团队协作
- 系统设计
- 版本管理工具
- 设计相关
- EDA工具
- 开发流程
数据来自CSL职业科学研究室
工作时间
公司福利
- 交通补助
- 生日福利
- 节日福利
- 免费班车
- 免费工装
- 团建聚餐
- 零食下午茶
- 员工旅游
- 带薪年假
- 工龄奖
- 绩效奖金
- 年终奖
- 定期体检
- 意外险
- 补充医疗保险
- 五险一金
公司福利
- 五险一金
- 定期体检
- 年终奖
- 股票期权
- 带薪年假
- 免费班车
- 通讯补贴
- 包吃
备注
职位发布者未明确表明公司信息,具体可咨询职位发布人进行确认。