职位&公司对比
职位详情
- 上海
- 3-5年
- 本科
- 接受无数字后端工程师经验
职位描述： 负责RTL/Netlist验收和质量检查（LINT，CDC，RDC，Formal等）；负责时序约束文件（SDC）的制定以及timing signoff；3、负责ASIC后端设计实现包括：synthesis/Floorplan / Placement / CTS / Routing / STA/Physical Verification； 4、负责功耗分析、电源完整性分析； 5、参与Perl/TCL/Shell后端设计脚本开发以及公司数字中后端设计流程的维护和完善； 6、与工艺厂及IP厂家沟通，负责设计前的准备工作及流片前数据确认.任职要求kanzhun：电子科学与技术，微电子，集成电路工程类等相关专业本科及以上学历；熟练掌握 LINT/CDC/RDC/Formal/Synthe直聘sis/STA等中端设计流程；熟练使用Synopsys 或Cadence相关EDA 工具软件，如 nlint/spyglass/DC/PT/Formality 等4、了解Place & Route、功耗分析、形式验证等整个数字IC后端设计流程者优先kanzhun； 5、拥有低功耗设计的经验，EM-IR drop分析，根据power分析修正设计，熟悉UPF/CPF优先； 6、熟练使用Tcl，Perl，Python等脚本建立自动化流程者优先；7、了解使用主流的芯片数字设计工具者优先，例如Genus, ICC/ICC2，EDI/INNOVUS，QRC, Calibre, voltus等；8、具备SoC及IP的流片经验者优先； 9、良好的团队合作精神，认真负责的工作态度，有很好BOSS直聘的主观能动性和沟通能力
职位详情
- 上海
- 3-5年
- 硕士
- Verilog
- Perl
- 电路设计
- 数字后端
岗位职责： 设计和开发数字电路后端实现方案，包括RTL设计、逻辑综合、时序分析、物理设计和布局布线。 进行数字电路实现过程中的kanzhun时序约束开发和验证，确保设计符合功能、性能和功耗要求。 确保实现的数字电路满足物理设计规则，如DRC、LVS，EMIR和直聘可靠性规则等。 参与验证和确认数字电路的功能正确性LEC和可靠性。 协作工作，与团队中的RTL设计工程师、物理设计工程师和验证工程师一起确保设计的准确性和成功交付。 岗位要求： 硕士或以上学位，计算BOSS直聘机工程、电子工程或相关领域。 3年以上数字电路后端设计经验。 熟悉Verilog和System Verilog RTL设计语言和流程。 熟练掌握数字电路后端实现工具，如DC、ICC2、Innovus、PrimeTime等。 有经验处理数字电路的时序分析和约束开发。 了解物理设计和布局布线的基础知识。 了解DFT的基boss础知识和设计要求。 掌握脚本工具（如Tcl，Perl）的经验。 有FPGA，高速接口设计（例如DDR，PCIe，Ethernet，Serdes）优先。 有良好的团队合作和沟通能力，能够与团队中的其他工程师协作。 具有解决问题和寻找创新解决方案的能力。 具有良好的英语口语和写作能力，能够与海外同事合作。
技能解析
- ASIC
- 设计流程
- 科学与技术
- 团队合作精神
- 质量检查
- 合作精神
- 工具软件
- 集成电路
- 准备工作
- 沟通能力
- 团队合作
数据来自CSL职业科学研究室
技能解析
- 写作能力
- 设计经验
- 解决方案
- 数字电路
- 设计工程
- 良好的英语
- FPGA
- 解决问题
- 电子工程
- 英语口语
- 沟通能力
- 团队合作
数据来自CSL职业科学研究室
工作时间
工作时间
公司福利
- 零食下午茶
- 餐补
- 员工旅游
- 带薪年假
- 股票期权
- 年终奖
- 定期体检
- 补充医疗保险
- 五险一金
公司福利
- 交通补助
- 节日福利
- 通讯补贴
- 团建聚餐
- 零食下午茶
- 餐补
- 带薪年假
- 节假日加班费
- 股票期权
- 年终奖
- 定期体检
- 意外险
- 补充医疗保险
- 五险一金
电子营业执照
京公网安备11010502032801