职位&公司对比
职位详情
- 北京
- 3-5年
- 硕士
- floorplan
- placement
- package
工作职责： 1. 熟悉芯片netlist to GDS流程，对floorplan, placement, CTS, power plan, timing signoff有深入的理解； 2. 具备28/16nm等深亚微米的项目经验，能够独立完成芯片/模块级的后端设计流程； 3. 熟悉芯片DRC/LVS 流程； 任职资格： 1BOSS直聘. 微电子、电子工程等相关专业本科及硕士以上学历，要求3年以上Backend经验来自BOSS直聘。 2. 熟练使用ICC/Innovus等EDAboss工具。 3. 熟练使用tcl/perl/shell/Python/BOSS直聘Makefile等工具编程
职位详情
- 北京
- 5-10年
- 本科
- 有数字后端工程师经验
- 5年以上数字后端工程师经验
- 16nm-7nm
- 7nm以下
- 成功流片经验
- 量产经验
- 英语读写能力
- 低功耗设计经验
- 后端EDA工具
- ASIC
- SoC
- CPU
- GPU
- TCL
- Python
1.主导先进工艺节点的SoC后端全流程设计，包括F1oorplan、布局布线、时序收敛、功耗优化、物理验证 等 ； 2.负责芯片TOP后端实来自BOSS直聘现； 3.解决先进工艺(如FinFET、GAA)下的设计挑战，如寄生参数提取、信号完整性(SI)、热效应管理等 4.领导后端团队，协调跨职能团队(前端设计、DFT、封装、Foundry)买现设计目标 5.王导Tape-out风险评估与问题攻关，确保项目按时交付 1.硕士十年及以上工作经验，精通先进工艺设计规则与Sign-off标准(如IR Drop、EM、Therma1分析) 2.主导过5+次超大规模SoC(如AI芯片、5G基带、CPU/GPU)来自BOSS直聘流片，具备PPA优化实战案例 3.掌握Cadence/Synopsys全流程工具，熟悉Python/Tc1脚本开发 4.具备技术决策魄力，能在高压环境下平衡进度与来自BOSS直聘质量 5.具备出色的项目管理能力，能够协调并有效分配资源 6.具有boss良好的沟通能力，能够与内部各部门及外部合作伙伴有效合作 7.具有SMIC 12nm的流片成功经验者优先
技能解析
- 设计流程
- 电子工程等
- EDA工具
- 电子工程
数据来自CSL职业科学研究室
技能解析
- 工艺设计
- 具有良好的沟
- 沟通能力
- 管理能力
- 技术决策
- 项目管理能力
- 项目管理
- 流程设计
- 合作伙伴
- 好的沟通
- 信号完整性
- 风险评估
数据来自CSL职业科学研究室
工作时间
公司福利
- 节日福利
- 零食下午茶
- 餐补
- 员工旅游
- 带薪年假
- 股票期权
- 年终奖
- 定期体检
- 补充医疗保险
- 五险一金
备注
职位发布者未明确表明公司信息，具体可咨询职位发布人进行确认。
电子营业执照
京公网安备11010502032801