职位&公司对比
职位详情
- 天津
- 3-5年
- 硕士
- 硬件开发
- 芯片设计
- FPGA
1. 微电子学boss、计算机、通信工程、电子科学与技术等相关专业; 2. 具备主流大规模FPGA开发、仿真、调试经验; 3. 熟练掌握Verilog语言的RTL设boss计boss; 4. 熟悉ASIkanzhunC的仿真验证方法; 5. 熟练掌握Questa、VCS、DC、Incisive等主流EDA开发设计工具; 6. 具有良好的沟通能力、职业素质和团队管理能力。
职位详情
- 天津
- 不限
- 本科
- 芯片前端
- SOC
- 高速 USB AHB
赛迪半导体有限公司 数字IC设计工程师招聘 赛迪半导体(天津)有限公司于 2022 年 1 月成立于深圳,由美国硅谷资深芯片设计工程师团队发起,总部于2024年初迁至天津。团队具备从概念到产品的完整设计能力,多位核心成员从业boss经验在 20 年以 上,累积专利超过 60项,累积流片超过 100次。目前直聘,公司的市场开拓和客户支持布局在深圳,主要研发在美国硅谷和青岛,在天津设立研发中心。 公司致力于芯片设计国产替代、国产创新和垂直boss整合,秉持稳扎稳打、厚积薄发的市场 开拓和技术研发理念,团队致力于 USB Type-C 相关 IC/IP 开发,聚焦笔电 USB-PD 和 USB4 Retimer,并延伸到车载 PD 及车载 SerDes (retimer)研发。 职位描述: 在迅速扩充的芯片开发团队中担任ASIC数字设计工程师的职位。作为数字设计团队的成员,您将负责SOC芯片数字设计及验证,使之符合预期的功能和性能规范。个人特点 :出色的人际交往,沟通和写作能力。能够提供清晰合理的演示文稿和文档。拥有开放的心态。在团队环境中与他人良好合作。在有限的监督下进行工作。具有任务计划意识,并按时完成任务。 岗位职责: 1、参与芯片架构设计,根据芯片总体设计要求进行各个子模块的前端详细设计。 2、负责RTL设计,包括系统级和模块级设计和验证。 3、与其他团队成员协作,定义验证方法和测试计划。建立用于SoC模块和芯片顶层验证的自检测试平台。 4、负责设计优化,以满足芯片的PPA指标。 来自BOSS直聘5、协助后端同事关于网表综合和交付,满足时序、面积和功耗的要求。协助物理设计团队进行平面布置和时序收敛。 任职要求: 1、5年以上芯片工作经验,拥有ASIC前端设计与验证相关的课程或者行业的工作经验,有扎实的verilog coding能力和设计经验。 2、熟悉前端EDA工具和流程,会使用spyglass、lint等boss基本前端EDA工具。 3、了解基于ARM的SoC架构和系统总线(AHB,APB)。具有标准SoC接口(I2C,UART,SPI,SPW等)和高速IO协议(PCIe,USB,DDR)的知识为佳。 4、拥有完整的ASIC设计周期的经验优先: 5、了解规格要求,RTL,设计验证,布局规划,综合,时序收敛,功耗规划,回片验证。 6、有主动学习、深入分析和解决问题的能力,有较强的自我驱动力; 福利待遇: 1.股权激励 2.社会保险 3.公积金 4.团建 5.带薪年假 6.专利奖金、人才推荐奖金、生日礼物等
技能解析
- 科学与技术
- FPGA开发
- 具有良好的沟
- 团队管理
- 沟通能力
- 通信工程
- FPGA
- 管理能力
- 好的沟通
- 团队管理能力
- ASIC
数据来自CSL职业科学研究室
技能解析
- 人际交往
- 分析和解决问题的能力
- 设计经验
- 设计能力
- EDA工具
- 解决问题的能力
- 平面布置
- UART
- 解决问题
- 架构设计
- 深入分析
- 写作能力
- 设计工程
- 主动学习
- 功能和性能
- 厚积薄发
- 分析和解决问题
- 设计优化
- 设计验证
- ASIC
数据来自CSL职业科学研究室
工作时间
工作时间
公司福利
- 交通补助
- 节日福利
- 员工旅游
- 带薪年假
- 五险一金