职位&公司对比

招聘中

数字后端工程师

-K·薪
  • 电子/半导体/集成电路

职位详情

  • 上海
  • 3-5年
  • 本科
  • 接受无数字后端工程师经验

职位描述: 负责RTL/Netlist验收和质量检查(LINT,CDC,RDC,Formal等);负责时序约束文件(SDC)的制定以及timing signoff;3、负责ASIC后端设计实现包括:synthesis/Floorplan / Placement / CTS / Routing / STA/Physical Verification; 4、负责功耗分析、电源完整性分析; 5、参与Perl/TCL/Sh来自BOSS直聘ell后端设计脚本开发以及公司数字中后端设计流程的维护和完善; 6、与工艺厂及IP厂家沟通,负责设计前的准备工作及流片前数据确认.任职要求:电子科学与技术,微电子,集成电路工程类等相关专业本科及以上学历;熟练掌握 LINT/CDC/RDC/Formal/Synthesis/STA等中端设计流程;熟练使用SynopBOSS直聘sys 或Cadence相关EDA 工具软件,如 nlint/spyglass/DC/PT/Formality 直聘等4、了解Place & Route、功耗分析、形式验证等整个数字IC后端设计流程者优先; 5、拥有低功耗设计的经验,EM-IR drop分析,根据power分析修正设计,熟悉UPF/CPF优先; 6、熟练使用Tcl,Perl,Python等脚本建立自动化流程者优先;7、了解使用主流的芯片数字设计工具者优先,例如Genus, ICC/ICC2,EDI/INNOVUS,QRC, Calibre, voltus等;8、具备SoC及IP的流片经验者优先; 9、良好的团队合作精神,认真负责的工作态度,有很好的主观能动性和沟通能力

职位详情

  • 上海
  • 3-5年
  • 本科
  • 有数字后端工程师经验
  • 3-5年数字后端工程师经验
  • 后端EDA工具

熟悉数字芯片Front-end flow方面相关工作(逻辑综合和时序分析,以及优化/收敛、约束编写、PPA分析); 熟悉synthesis、DFT、formal verification、STA、power analysis、Tetramax等; 能够进行工艺、lib、memory评估; 协助进行系统时钟、复位设计; 协助进行低功耗相关方案设计; 根据spec编写UPF/SD直聘C等约束来自BOSS直聘文件; 实现芯片顶层及子模块的相关DFT RTL代码编写,扫描链,MBIST电路,边界扫描电路插入,以及测试pattern的生成及仿真等; 协助物理实现工程师解决物理功能模块平面布置图设计、时序分析,优化/收敛方面的问题。 熟悉从RTL到GDS的全流程物理实现,包括静态时序分析和收敛、芯片物理验证(DRC/LVS/ANT/ERC/LATUP)等‌; 能够完成Netlist Formal Verify,进行BLOCK/TOP级BOSS直聘别的布局布线和时钟树设计‌; 能够进行功耗分析及优化,进行低功耗设计及UP直聘F/CPF Flow验证,优化后端实现交付质量,增强流程自动化能力‌; 熟悉数字后端RTL到GDSII的基本流程,掌握PnR、CTS、STA、PV等后端设计流程‌; ‌熟练使用Innovus、icc2、calibre、starrc、formal、pt、dkanzhunc等EDA工具‌; 熟练掌握Tcl、Perl、C shell等编程语言‌; 参与芯片的流片、量产、封测和质量管控等工作‌; 进行早期项目的评估、规划和立项准备‌; 负责后端设计团队的管理及项目管理,完成Tape-out的相关工作‌。

技能解析

专有技能
  • ASIC
  • 科学与技术
  • 团队合作精神
  • 沟通能力
  • 质量检查
  • 合作精神
  • 工具软件
  • 集成电路
  • 准备工作
  • 团队合作
相同技能
  • 设计流程

数据来自CSL职业科学研究室

技能解析

专有技能
  • EDA工具
  • 方案设计
  • 项目管理
  • 编程语言
  • 平面布置
  • 代码编写
相同技能
  • 设计流程

数据来自CSL职业科学研究室

工作时间

上午09:00   -   下午06:00
双休弹性工作

公司福利

  • 零食下午茶
  • 餐补
  • 员工旅游
  • 带薪年假
  • 股票期权
  • 年终奖
  • 定期体检
  • 补充医疗保险
  • 五险一金
更新于 2025-05-11