职位&公司对比
职位详情
- 上海
- 3-5年
- 本科
- 接受无数字后端工程师经验
职位描述： 负责RTL/Netlist验收和质量检查（LINT，CDC，RDC，Formal等）；负责时序约束文件（SDC）的制定以及timing signoff；3、负责ASIC后端设计实现包括：synthesis/Floorplan / Placement / CTS / Routing / STA/Physical Verification； 4、负责功耗分析、电源完整性分析； 5、参与Perl/TCL/Shell后端设计脚本开发以及直聘公司数字中后端设计流程的维护和完善； 6、与工艺厂及IP厂家沟通，负责设计前的准备工作及流片前数据确认.任职要求：电子来自BOSS直聘科学与技术，微电子，集成电路工程类等相关专业本科及以上学历；熟练掌握 LINT/CDC/RDC/Formal/Synthesis/STA等中端设计流程；熟练使用Synopsys 或Cadence相关EDA 工具软件，如 nlint/spyglass/DC/PT/Formality 等4、了解Place & Route、功耗分析、形式验证等整个数字IC后端设计流程者优先； 5、拥有低功耗设计的经验，EM-IR drop分析，根据power分析修正设计，熟悉UPF/CPF优先； 6、熟练使用Tcl，Perl，Python等脚本建立自动化流程者优先；7、了解使用主流的芯片数字设计工具者优先，例如Genus, ICC/ICC2，EDI/INNOVUS，QRC, Calibre, voltus直聘等；8、具备SoC及IP的流片经验者优先； 9、良好的团队合作精神，认真负责的工作态度，有很好的主观能动性和沟通能力
职位详情
- 上海
- 1-3年
- 本科
- 数字后端
职位描述 1、负责模块或顶层从Netlist到GDS2的物理实现, 包括Floorplan, Place, CTS, Route； 2、负责模块或kanzhun顶层的时序收敛，形式验证，低功耗检查，功耗分析等; 3、负责模块或顶层的IR/EM分析，DRC/LVS/ESD等； 4、协助完成前后端数据交付检查； 5、负责先进工艺的后端流程开发和优化。 任职要求 1、微电子、集成电路、计算机、电子工程相关专业硕士及以上学历； 2、1年以上的芯片数字后端设计经验 13、熟悉 5/7/12/22/28 nm等先进工艺节点，完成过相关工艺的流片； 4、必须有主流Foundry厂家(TSMC, Samsung, SMIC等)的流片经验。 5、熟练使用Cadence/Synopsys的P&R工具，STA/PV signoff 工具； 6、具备模块级或全芯片级从Netlist到GDS2的整个后端流程Tapout经验（Floorplaning, Powerboss，Planning, Placement & Optimization, CTS，Routing，ECO，RC/Spef，STA）； 7、熟悉STA静态时序分析及低功耗设计与分析； 8、具备大规模复杂SOC芯片后端设计经验来自BOSS直聘；做过cpu/ddr等模块优先考虑； 9、熟练使用Tcl/Perl/Shell等常用脚本语言； 10、具备良好的英语读写能力，良好的沟通能力和团队合作精神。
技能解析
- ASIC
- 设计流程
- 科学与技术
- 质量检查
- 工具软件
- 准备工作
- 团队合作精神
- 沟通能力
- 合作精神
- 集成电路
- 团队合作
数据来自CSL职业科学研究室
技能解析
- 开发和优化
- 脚本语言
- 设计经验
- 工程相关
- 沟通能力和
- 电子工程
- 英语读写能力
- 熟练使用C
- 良好的英语
- 好的沟通
- 英语读写
- 良好的英语读写能力
- 读写能力
- 团队合作精神
- 沟通能力
- 合作精神
- 集成电路
- 团队合作
数据来自CSL职业科学研究室
工作时间
公司福利
- 零食下午茶
- 餐补
- 员工旅游
- 带薪年假
- 股票期权
- 年终奖
- 定期体检
- 补充医疗保险
- 五险一金
电子营业执照
京公网安备11010502032801