职位&公司对比

职位详情

• 北京
• 3-5年
• 硕士

• 有数字后端工程师经验
• 3-5年数字后端工程师经验
• 5年以上数字后端工程师经验
• CPU
• 英语读写能力
• RISC-V

岗位职责： '1. RISC-V simulator 开发，或 2. RISC-V RTL 开发验证，或 3. CbossPU功能性能测试 任职要求： '1. 硕士及以上学历，计算机、电子、通信及相关专业； 2. 有5年以上RISC-V, ARM CPU 微架构设计、开发、测试经验，领导过front end, back 来自BOSS直聘end, memory block, cache一boss致性等多个领域的研发工作； 3. 有Chisel开发经验者优先； 4. 良好的英文书面和口语表达； 5. 较强的沟通与团队协作能力。 芯片直聘背景 简历boss中有以下关键字一个或多个：Verilog / VHDL / Chisel / SystemVerilog CPU背景 简历中有以下关键字一个或多个：RISC-V / ARM / X86 均可以