职位&公司对比
职位详情
- 苏州
- 5-10年
- 本科
- 电子半导体
- 电路设计
- 芯片设计
- FPGA开发
- PCB工艺
- DSP开发
- 单片机开发
- 版图设计工程师
职责描述： 1、参与基于工艺节点(110nm、55nm、28nm、14nm)的数模混合电路、MCU、DSP等先进芯片的研发、流片； 1、数字后端pr 2、DC综合，进行时序约束 3、物理版图验证，包括DRC LVS ANT 4、分析和优化IR drop，以及对整个chip的全局把控，面积优化 5、应用Prime Time进行静态时序分析，修复setup、bosshold 时序违例 6、进行Formality对比检查 任职要求： 1. 大学本科以上，电子、通信、boss计算机、自控/自动化类或相关专业。 2. 两年以上数字/SoC集成电路版图设计工作经验, 熟练掌握集成电路版图P&R技巧，BOSS直聘对数字集成电路后端理解深刻，能够独立完成集成电路版图设计。优秀应届毕业生亦可考虑。 3. 熟悉和熟练掌握Linux/Unix等操来自BOSS直聘作系统。 4. 能熟练使用 Cadence/Synopsys 等EDA芯片版图设计工具。 5. 熟悉模拟芯片和数字芯片的设计流程，对工艺制程来自BOSS直聘有一定了解。 6. 熟悉CTG，Timing Check/Timing Close等流程，了解Constraint File。 7. 熟悉 Guard Ring， Interdigitation Matching 等布图方法。 8. 了解ECO流程，能独立完成 DRC， LVS；知道如何辨别DRC error。 9. 具有很好的沟通能力及优良的团队精神。 10. 思路清晰，逻辑能力强；
职位详情
- 苏州
- 3-5年
- 本科
- 有数字后端工程师经验
- 7nm以下
- 16nm-7nm
- 量产经验
- 5年以上数字后端工程师经验
- 低功耗设计经验
岗位职责： 1、参与基于工艺节点(28nm、14/12nm、7/5nm)的GPU和高速数模混合电路接口和交换类模块芯片的设计、流片、验证； 2、负责从netlist到GDS signoff的后端交付工作，完boss成顶层或模块级设计的布局布线、时钟树综合等； 3、芯片的物理验证（DRC/LVS/IR）和时序验证(静态时序分析)。 岗位要求： 1、电子工程、微电子、通信、自动化等理工类相关专业，本科及以BOSS直聘上学历，基础扎实，5年以上相关学习或项目经验； 2、深刻了解集成电路物理设计boss的基本概念和知识，熟练使用perl/tcl/shell等脚本语言，熟悉数字综合时序验证； 3、有学习新的相关技术和工具的热情，具有逻辑和创造性的思维能力，具有英语交流能力，沟通和解决问题的能力； 4、严谨务实，有责任kanzhun心、上进心，良好的团队精神，良好的价值观。
技能解析
- 设计流程
- 沟通能力
- 分析和优化
- 设计工作
- 设计工作经验
- 好的沟通
- 逻辑能力
- 逻辑能力强
- 集成电路
- 团队精神
数据来自CSL职业科学研究室
技能解析
- 脚本语言
- 交流能力
- 英语交流
- 解决问题的能力
- 创造性的思维
- 解决问题
- 电子工程
- 基础扎实
- 好的团队精神
- 英语交流能力
- 集成电路
- 团队精神
数据来自CSL职业科学研究室
工作时间
工作时间
公司福利
- 节日福利
- 带薪年假
- 股票期权
- 年终奖
- 五险一金
公司福利
- 五险一金
- 补充医疗保险
- 定期体检
- 年终奖
电子营业执照
京公网安备11010502032801