职位&公司对比

职位详情

• 北京
• 5-10年
• 硕士

• 有数字后端工程师经验
• 5年以上数字后端工程师经验
• 16nm-7nm
• 45nm-22nm
• 7nm以下
• 成功流片经验
• SoC

一、工作职责 版图规划与布局：依芯片功能性BOSS直聘能，制定 smic 12nm：依芯片功能性能，制定 smic 1来自BOSS直聘2nm 工艺适配版图规划，用布局工具精准放置逻辑单元，兼顾电源与散热布局。 布线设直聘计与优化：按逻辑连接布线，遵循 smic 12nm：按逻辑连接布线，遵循 smic 12nm 工艺规则，优化布线以提信号速度、降功耗。 时序分析与修复：用工具做时序分析，针对 smic 12nm 工艺下的时序违规，协同前端团队整改。 物理验证与整改：开展 DRC、LVS 等验证，整改问题，确保符合 smic 12nm 制造要求，生成验证报告。 团队协作：与前端、工艺、测试团队密切协作，保障设计衔接、贴合工艺、利于测试。 文档工作：撰写并维护后端：撰写并维护后端设计文档，含版图规划、时序分析等内容。 六、任职资格 教育背景：电子工程、微电子等相关专业。 工作经验：5 年以上芯片后端设计经验，有 smic 12nm：2 年以上芯片后端设计经验，有 smic 12nm 流片成功经历优先。 知识技能：熟练掌握 Cadence Encounter 等后端：熟练掌握 Cadence Encounter 等后端设计工具，熟悉数字模拟电路、半导体物理知识，精通时序分析与物理验证技术，具备良好英语读写能力。 能力素质：有强问题解决与逻辑思维能力，善于团队协作，学习创新能力佳，工作严谨负责 。